引 脚 号
| 符 号
| I/O
| 功能说明 |
1 2 25 26 29 30 31 72 75 77 91 100 | Vss |
| 电源地
|
3 4 5 16 32 66 73 78 90 | Vcc |
| 电源 +5V
|
6 | DSGC | I | 存取内部寄存器的时钟信号 |
38~40 34~36 20 18 14 11 67~70 9 7 | AUX [15:0]
| I/O | 辅助控制脚 |
81 83 85 93 95 97 99 8 | DSGD | I | 存取内部寄存器的数据信号 |
10 | DSGS | I | 存取内部寄存器的选通脉冲信号 |
12 | DCLK/EXT-CLK | O | 双重用途脚,DCK是MPEG解码器时钟 EXT-CLK是外部时钟,在直通PLL模式下输入
|
13 | VRST # | I | 视频系统复位(低电平有效) |
15 | MUTE | O | 静噪 |
17 | MCLK | I | 音频主时钟 |
19 | TWS/SPLLOUT | I/O | 双重用途脚,TWS是音频传输帧同步头 SPLLOUT中选择的PLL频率输出脚 |
21 | TSD | I | 音频数据输入 |
22 | TBCK | I | 音频位时钟输入 |
23 | RWS/SELPLL1 | O/I | 双重用途RWS接收音频帧同步SELPLL1[1:0]选择供DCLK输出时PLL环时钟频率 SELPLL1 SELPLL0 DCLK 0 0 旁路PLL环
0 1 27MHz
1 0 32.4MHz
1 1 40.5MHz
|
24 | RSTOUT | O | 复位输出(低电平有效) |
27 28 65 26 | NC |
| 空脚
|
33 | RSD/SELPLL0 | O/I | 双重用途脚,RSD接收音频数据输入 SELPLL0用来选择PLL环频率,看23脚 |
37 | RBCK/SER-IN | OI | 双重用途脚,RBCK是接收音频位时钟SEL-IN是在串行输入DSC模式工作 0 = 并行DSC模式
1 = 串行DSC模式
|
41 50 51 56 57 62 63 | VSSA | I | 模拟地 |
42 | VREFM | I
| DAC和ADC变换器最小参考,外部加47uF和0.1uF 时旁路 |
44 45 59 60 | VCCA | I | 模拟电源 +5V |
46 | AOR | O | 右声道输出 |
47 | AOL | O | 左声道输出 |
48 | MIC2 | I | 话筒2输入 |
49 | MIC1 | I | 话筒1输入 |
52 | VREF | I | 内部是电阻分压,用来产生CMR参考电压外部连接0.1uF电容到时地时旁路 |
53 | VCM | I | ADC的通用模式参考(CMR)缓冲输出,CMR大约为2.25V,外部连接47uF和0.1uF到地时旁路 |
54 | RSEF | I | 音频复位 |
55 | COMP | I | 补偿端 |
58 | CDAC | O | 调制色度信号输出 |
61 | YDAC | O | S端子亮度信号输出 |
64 | VDAC | O | 全电视信号输出 |
71 | XOUT | O | 晶振输出(27MHz) |
74 | XIN | I | 晶振输入(27MHz) |
79 | PCLK | I/O | 13.5MHz像素时钟 |
80 | PCLK2X | I/O | (27MHz)倍频PCLK输出 |
82 | HSYNC # | I/O | 水平同步(低电平激活) |
84 | VSYNC # | I/O | 垂直同步(低电平激活) |
86 87 88 89 92 94 96 98 | YUV[7:0] | O | S端子用YUN亮、色度信号输出 |